Что такое комбинационная схема

Комбинационная схема

Под комбинационной схемой (КС) понимают схему, комбинация сигналов на выходе которой в любой момент времени однозначно определяется комбинацией сигналов на её входе.

Примером КС могут служить разнообразные шифраторы, дешифраторы, преобразователи кодов, сумматоры и целый ряд других схем, не содержащих элементов памяти.

• Последовательностные схемы

Wikimedia Foundation . 2010 .

Смотреть что такое «Комбинационная схема» в других словарях:

комбинационная схема — — [Я.Н.Лугинский, М.С.Фези Жилинская, Ю.С.Кабиров. Англо русский словарь по электротехнике и электроэнергетике, Москва, 1999 г.] Тематики электротехника, основные понятия EN combinational circuit … Справочник технического переводчика

комбинационная схема — kombinacinė schema statusas T sritis automatika atitikmenys: angl. combinational circuit; combinatorial circuit vok. kombinatorische Schaltung, f rus. комбинационная схема, f pranc. circuit combinatoire, m … Automatikos terminų žodynas

Схема — Схема: графический документ [1]; изложение, изображение, представление чего либо в самых общих чертах, упрощённо (например, схема доклада)[2]; электронное устройство, содержащее множество компонентов (интегральная схема). Графический документ… … Википедия

КС — Компонента связности графа Конституционный суд Контактная сеть Counter Strike Кубок Стэнли Корреспондентский счёт (к/с) Качугин, Солодовников (по другим данным Керосиновая смесь) Координационный совет Кран Самоходный (см. также Подъёмный кран#По… … Википедия

circuit combinatoire — kombinacinė schema statusas T sritis automatika atitikmenys: angl. combinational circuit; combinatorial circuit vok. kombinatorische Schaltung, f rus. комбинационная схема, f pranc. circuit combinatoire, m … Automatikos terminų žodynas

combinational circuit — kombinacinė schema statusas T sritis automatika atitikmenys: angl. combinational circuit; combinatorial circuit vok. kombinatorische Schaltung, f rus. комбинационная схема, f pranc. circuit combinatoire, m … Automatikos terminų žodynas

combinatorial circuit — kombinacinė schema statusas T sritis automatika atitikmenys: angl. combinational circuit; combinatorial circuit vok. kombinatorische Schaltung, f rus. комбинационная схема, f pranc. circuit combinatoire, m … Automatikos terminų žodynas

kombinacinė schema — statusas T sritis automatika atitikmenys: angl. combinational circuit; combinatorial circuit vok. kombinatorische Schaltung, f rus. комбинационная схема, f pranc. circuit combinatoire, m … Automatikos terminų žodynas

kombinatorische Schaltung — kombinacinė schema statusas T sritis automatika atitikmenys: angl. combinational circuit; combinatorial circuit vok. kombinatorische Schaltung, f rus. комбинационная схема, f pranc. circuit combinatoire, m … Automatikos terminų žodynas

Дзюцу — Содержание 1 Введение 2 Чакра 2.1 Восемь Врат 3 Общая информация … Википедия

Построение комбинационных схем

Построение комбинационных схем — это реализация схемы при помощи набора логических элементов на основе таблицы истинности.

Введение

Формирование выходного сигнала на основании обработки входных данных в любом компьютерном оборудовании выполняется формирователями или цифровыми автоматами двух типов:

1. Выполненными на основе комбинационных схем.
2. Выполненными на основе схем с памятью.

Комбинационными схемами называются схемы, у которых сигналы на выходе $Y = (у_1, у_2. у_m)$ в каждый дискретный временной промежуток единообразно задаются набором сигналов на входе $X = (x_1, х_2. х_n)$, поступивших в этот же временной момент t. Используемый в комбинационных схемах метод информационной обработки является комбинационным, так как итоги обработки имеют зависимость только лишь от комбинационного набора входных сигналов и они образуются сразу при появлении сигналов на входе. И это обстоятельство объясняет главное достоинство комбинационных схем, а именно высокое быстродействие. Информационные преобразования могут быть однозначно описаны функциями логики типа Y = f(X).

Все виды логических функций и реализующие их комбинационные схемы делятся на регулярные и нерегулярные структуры. Регулярные структуры подразумевают формирование схем так, что все их выходы реализуются аналогично предыдущим. В нерегулярных структурах такой аналогии нет. В области практической реализации проектов компьютеров специалистами приобретён громадный опытный потенциал по синтезированию разнообразных схем. Большинство регулярных структурных построений заложено в основание реализации некоторых интегральных схем малой и средней интеграционной степени или функциональных составляющих больших и сверх больших интегральных схем. Самыми распространёнными комбинационными схемами являются шифраторы и дешифраторы, модули сравнения, комбинационные сумматоры и многие другие.

Дешифраторы

Дешифраторами являются комбинационные схемы, имеющие n входов и $т = 2^n$ выходов. Одиночный сигнал, сформированный на каком либо из m выходов, является однозначным соответствием комбинированного набора входных сигналов. К примеру, рассмотрим структуру дешифратора при n = 3, согласно таблице истинности, приведённой на рисунке ниже:

Рисунок 1. Таблица истинности. Автор24 — интернет-биржа студенческих работ

Дешифраторы повсеместно применяются в компьютерном оборудовании для того, чтобы выбрать информацию по заданному адресу, расшифровать код операции и так далее. Ниже приведены логические формулы данного дешифратора:

Рисунок 2. Логические формулы дешифратора. Автор24 — интернет-биржа студенческих работ

Данный дешифратор может быть реализован на основе логических элементов (И, НЕ), где кружки на выходе логических элементов обозначают логическое отрицание функций, которые реализуют элементы. Структурная схема дешифратора приведена на рисунке ниже и там же показано, как он отображается на принципиальной схеме электронной вычислительной машины:

Рисунок 3. Схема ЭВМ. Автор24 — интернет-биржа студенческих работ

Шифраторы осуществляют решение задачи, обратной дешифрации, то есть по нумерации сигнала на входе выполняется формирование однозначного комбинационного набора сигналов на выходе.

Сумматоры

Комбинационные сумматоры тоже считаются часто применяемым в компьютерном оборудовании элементом. Структурная организация и принцип действия сумматора определяются законами бинарного сложения. Принцип работы многоразрядного сумматора базируется на правилах одноразрядного суммирования двоичных чисел. Рассмотрим пример сумматора, который выполняет суммирование двух одноразрядных чисел аi и bi при отсутствии переноса из предыдущих разрядов. То есть, это может быть, к примеру, суммирование младшего разряда в бинарном коде. Таблица истинности для такой операции суммирования, приведена ниже:

Рисунок 4. Таблица истинности. Автор24 — интернет-биржа студенческих работ

Логические формулы сумматора:

Рисунок 5. Логические формулы сумматора. Автор24 — интернет-биржа студенческих работ

Здесь $S_i$ является функцией суммы одного разряда, а $Р_i$ является функцией наличия переноса. Она принимает значение, равное единице, то есть присутствует перенос в следующий разряд, когда $a_i = 1$ и $b_i = 1$.

Схема такого полусумматора (а) и его обозначение в схеме компьютера (б) представлены на следующем рисунке:

Рисунок 6. Схема полусумматора. Автор24 — интернет-биржа студенческих работ

Формулы, заложенные в основание одноразрядных сумматоров, применяются и при реализации сумматоров, рассчитанных на большое количество разрядов. Отличие таблиц истинности одноразрядного сумматора (полусумматора) от таблицы истинности сумматоров, которые учитывают переносы, заключается в наличии дополнительного входа р, являющегося обозначением переноса из предыдущего разряда.

Схемы с памятью

Схемы с памятью считаются более сложными информационными преобразователями. Присутствие элемента памяти в схемной организации даёт возможность запоминания промежуточных состояний работы с сигналами и учёта их величин при последующих действиях. Формирование выходных сигналов $Y = (y_1,y_2. y_m)$ в таких схемных организациях осуществляется, помимо учёта набора входных сигналов $X = (х_1,х_2. х_п)$, ещё и с учётом набора состояний схем памяти $Q = (q_1,q_2. q_k)$. Для правильного учёта этого обстоятельства, вводится отличие текущего дискретного момента времени t и следующего временного момента (t+1). Обобщённая структурная организация схемы, имеющей внутреннюю память, представлена на рисунке ниже.

Рисунок 7. Обобщённая структурная организация схемы, имеющей внутреннюю память. Автор24 — интернет-биржа студенческих работ

Осуществление передачи величины Q между временными моментами t и (t+1) выполняется, как правило, с использованием памяти, имеющей две ступени, и специальных синхроимпульсов. Простейшим элементом памяти в компьютерном оборудовании являются триггерные схемы. В своё время эти компоненты заменили в электронных вычислительных машинах запоминающие элементы памяти, работающие на основе остаточной намагниченности ферритовых сердечников.

Рассмотрим пример построения элемента памяти на триггерной основе, который имеет два входа:

1. R (Reset, что означает сброс), предназначенный для сброса триггера в исходное состояние.
2. S (Set, что означает установка), предназначенный для перевода триггера в состояние запоминания единицы.

Если на триггер не поступают входные сигналы, то он обязан в том же состоянии до момента, пока не поступит сигнал на один из входов. На рисунке а) показана схема триггера, на рисунке б) обозначение на общих схемах и на рисунке в) диаграмма работы триггера.

Рисунок 8. Схемы и диаграмма. Автор24 — интернет-биржа студенческих работ

Комбинационные схемы

Обработка входной информации Х в выходную У (см. рис. 1) в любых схемах ЭВМ обеспечивается преобразователями или цифровыми автоматами двух видов: комбинационными схемами и схемами с памятью.

Комбинационные схемы — это схемы, у которых выходные сигналы Y = (у 1 , у 2 , . у m ) в любой момент дискретного времени однозначно определяются совокупностью входных сигналов Х = (х 1 , х 2 , . х n ), поступающих в тот же момент времени t . Реализуемый в КС способ обработки информации называется комбинационным потому, что результат обработки зависит только от комбинации входных сигналов и формируется сразу при поступлении входных сигналов. Поэтому одним из достоинств комбинационных схем является их высокое быстродействие. Преобразование информации однозначно описывается логическими функциями вида Y=f(Х).

Логические функции и соответствующие им комбинационные схемы подразделяют на регулярные и нерегулярные структуры. Регулярные структуры предполагают построение схемы таким образом, что каждый из ее выходов строится по аналогии с предыдущими. В нерегулярных структурах такая аналогия отсутствует. Примером построения нерегулярной структуры может служить разработка схемы в примере схемы, фиксирующей появление “неправильной” тетрады в двоично-десятичном представлении чисел (см.в предыдцщей лекции).

В практике проектирования ЭВМ накоплен огромный опыт по синтезу различных схем. Многие регулярные структуры положены в основу построения отдельных ИС малой и средней степени интеграции или отдельных функциональных частей БИС и СБИС. Из регулярных комбинационных схем наиболее распространены дешифраторы, шифраторы, схемы сравнения, комбинационные сумматоры, коммутаторы и др.

Рассмотрим принципы построения подобных регулярных структур.

Дешифраторы и шифраторы

Дешифраторы (ДШ) — это комбинационные схемы с п входами и m =2 n выходами. Единичный сигнал, формирующийся на одном из т выходов, однозначно соответствует комбинации входных сигналов. Например, разработка структуры ДШ для п=3 позволяет получить таблицу истинности (табл. 1) и логические зависимости.

Комбинационная логика: 21 важный факт, который вы должны знать

Комбинационное логическое определение

Комбинационная логика — это тип логики, в которой выход может быть изменен только текущим входом.

Комбинационные логические схемы | Что такое комбинационная логическая схема

Комбинационная схема — это тип схемы, в которой токовый вход может изменять только токовый выход. Эта схема также известна как схема, независимая от часов, потому что для работы ей не нужны часы. Эта схема не имеет элемента памяти или какого-либо пути обратной связи, поэтому схема не может хранить какие-либо данные. Комбинационная схема может быть спроектирована путем комбинирования логических элементов. Схема, используемая в комбинационной логике, используется для кодирования, декодирования, обнаружения ошибок, манипуляции и т. Д. Основными схемами комбинационной логики являются мультиплексор, декодер, кодировщик, шиттер, сумматор, вычитатель и т. Д.

Рис. Блок-схема комбинационной схемы.

Комбинационная логическая схема может иметь n входных переменных и m выходных переменных. Для входной переменной n имеется 2 n возможные комбинации входных переменных. Для каждой уникальной комбинации входных переменных существует только одна возможная выходная комбинация. Функция вывода всегда выражается через входные переменные. Таблица истинности или логическое уравнение могут определять соотношение между выходом и входом комбинационной схемы.

Типы комбинационных логических схем

1. Арифметические и логические схемы: сумматор, вычитатель, компараторы и т. Д.
2. Передача данных: мультиплексор, демультиплексор, кодировщик и т. Д.
3. Конвертер кода: конвертер двоичного кода, конвертер кода BCD и т. Д.

Комбинированные логические ворота

Комбинационные логические вентили — это фундаментальные вентили, которые объединяются для формирования любых схем в цифровой электронике. Логический вентиль идеально подходит для реализации важной логической функции, например, вентиль, вентиль И-НЕ, вентиль ИЛИ, вентиль ИЛИ и т. Д.

Изображение кредита: «Логические ворота» by Плюсеа под лицензией CC BY 2.0

И ворота:

Логический элемент И имеет два или более входа с одним выходом. На выходе высокий уровень означает «1», когда на всех входах высокий уровень; в противном случае результат «низкий» означает «0».

Рис. Логическая схема логического элемента И

ИЛИ ворота:

Логический элемент ИЛИ имеет два или более входа и один выход. На выходе высокий уровень означает «1», когда хотя бы один вход высокий; в противном случае результат будет низким, что означает «0». Но в коммерческих ИЛИ ворота с типами входа 2,3 и $ доступны.

Рис. Логическая схема логического элемента ИЛИ

НЕ ворота:

Элемент НЕ имеет один вход и один выход. Когда на входе высокий уровень означает «1», тогда выход логического элемента НЕ будет низким, что означает «0».

Рис. Логическая схема ворот НЕ

Ворота NAND:

Логический элемент И-НЕ означает НЕ И, здесь выход логического элемента И подается на вентиль НЕ. Логический элемент И-НЕ может быть разработан из таблицы истинности логического элемента И путем дополнения выходных переменных. Результат логического элемента И-НЕ низкий, когда все логические входы имеют высокий уровень. В противном случае выход будет высоким.

Рис. Логическая схема логического элемента NAND.

NOR ворота:

НИ означает НЕ ИЛИ ворота. Здесь выход логического элемента ИЛИ подается на вентиль НЕ. Логический элемент ИЛИ-НЕ разработан на основе таблицы истинности логического элемента ИЛИ путем дополнения всех выходных переменных. Выход логического элемента ИЛИ-НЕ высокий, когда все входы низкие. В противном случае выход будет низким.

Рис. Логическая схема ворот ИЛИ-НЕ

Ворота XOR:

Элемент XOR означает элемент Exclusive-OR, также известный как элемент EX-OR, он имеет два входа и один выход. Для двух входных вентилей выход логического элемента XOR имеет высокий уровень, что означает «1», когда входной бит отличается, а выходное значение низкого уровня означает «0», когда есть аналогичный вход.

Рис. Логическая схема вентиля XOR

XNOR ворота:

XNOR означает ворота Exclusive-NOR, также известные как EX-NOR; это НЕ EX-OR. Выход логического элемента XNOR с двумя входами имеет высокий уровень, что означает «1», когда вход подобен, и низкий, когда, в отличие от входа.

Рис. Логическая схема ворот XNOR.

Примеры комбинационной логики | Примеры комбинационных логических схем

Половина сумматора:

Полусумматор — это пример комбинационной схемы, в которой мы можем складывать два бита. Он имеет два входа, каждый из которых имеет один бит и два выхода, один из которых является выходом переноса, а другой — выходом суммы.

Рис. Логическая схема полусумматора с логическим элементом И и исключающим ИЛИ.

Полный сумматор:

Полный сумматор — пример арифметической комбинационной схемы; здесь мы можем складывать их биты за раз, и у нас есть два вывода: сумма и перенос. В полусумматоре мы могли добавлять только два бита за раз. Полный сумматор преодолевает это ограничение; полный сумматор необходим для добавления огромного двоичного числа. Однако один полный сумматор может добавлять только однобитовое двоичное число за раз, но, каскадируя полный сумматор, мы можем добавить более обширное двоичное число. Однако мы можем создать полный сумматор, объединив два полусумматора.

Рис. Блок-схема полного сумматора

Половинный вычитатель:

Половинный вычитатель — это арифметическая комбинационная схема, которая выполняет вычитание двух входных битов и обеспечивает два выхода, один как разность, а другой как заимствование. Конструкция схемы вычитателя в основном аналогична конструкции сумматора. Я не могу рассматривать какие-либо заимствования.

Рис. Логическая схема полувычитателя, спроектированного с логическим элементом И, элементом НЕ и элементом ИСКЛЮЧАЮЩЕЕ ИЛИ.

Полный вычитатель:

В полностью вычитатель также представляет собой арифметическую комбинационную схему, в которой мы можем выполнять вычитание трех однобитовых входных данных, входными данными являются уменьшаемое, вычитаемое и заимствование. Он генерирует два выхода, один как разницу входных данных, а другой как заимствование.

Рис. Блок-схема полного вычитателя.

Мультиплексор:

Мультиплексор имеет несколько входов и один выход, а также линию выбора, которая выбирает один вход за раз в соответствии с требованиями. Он отправляет его в выходную строку, и для числа ввода «n» здесь нам нужен номер «m» строки выбора, где n = 2 m . Он также имеет активную входную линию, что позволяет нам каскадировать мультиплексор или дальнейшее расширение по мере необходимости. Его также называют селектором данных. 16: 1 Самый большой мультиплексор, доступный в виде ИС.

Рис. Блок-схема мультиплексора.

Демультиплексор:

Демультиплексор имеет только один вход и несколько выходов. У него есть селекторная строка, которая выбирает одну выходную строку за раз; с помощью линии выбора мы можем распределить входной сигнал на множество выходных линий в соответствии с нашим требованием. Для номера строки вывода «n» здесь нам нужен номер «m» строки выбора, где n = 2 m . демультиплексор может работать как двоично-десятичный преобразователь.

Рис. Блок-схема демультиплексора.

Компаратор:

Компаратор — это комбинационная схема, в которой он может сравнивать величину двух n-битного числа и предоставлять нам относительный результат в качестве вывода. Может иметь три выхода. Например, вход, который мы предоставляем компаратору A и B, где A и B могут быть n-битными числами, выходом компаратора может быть A. B. Схема проверяет величину входа и сравнивает ее; есть другой порт вывода для A = B, A> B и A

Рис. Блок-схема n-битного компаратора

Кодер:

Наблюдения и советы этой статьи мы подготовили на основании опыта команды энкодер представляет собой комбинационную схему, Имеет 2 n входных строк и имеет n выходных строк, соответствующих вводу n-битного кода.

Рис. Блок-схема энкодера.

декодер:

Это схема, которая преобразует двоичные n входных строк в максимум 2. n выходные линии.

Рис. Блок-схема декодера.

Сумматор BCD:

Сумматор BCD — это арифметическая комбинационная схема, используемая для сложения чисел BCD, цифр и вывода в форме BCD. Иногда выходом сумматора BCD может быть действительный номер BCD, а затем он преобразует этот недопустимый номер BCD в действительный, добавляя 0110 к недопустимому выходу.

Вычитатель BCD:

Вычитатель BCD должен выполнять вычитание числа BCD. Если мы возьмем два входных числа BCD, одно как A, а другое как B, вычитание числа BCD эквивалентно добавлению дополнения B к A. В BCD используется метод вычитания 9 или 10.

ALU (арифметико-логическая единица):

Схема арифметико-логического блока широко используется в качестве комбинационной схемы, и эта схема используется для выполнения всех арифметических и логических операций для процессора. ALU известен как сердце микропроцессора или Микроконтроллер. Изображение Фото: «Файл: ALU block.gif» by Ламбтрон под лицензией CC BY-SA 4.0

Комбинированная логика с MSI и LSI

MSI означает «среднюю интеграцию», она может содержать от 30 до 1000 электронных компонентов в одном кристалле ИС. LSI означает «крупномасштабная интеграция». Он может иметь тысячи встроенных компонентов и интегрироваться в одну ИС.

Сумматор с MSI и LSI:

ТАБЛИЦА ИСТИНЫ:

Уравнение для суммы:

Нести:

C = AB’C + A’BC + AB

Рис. Реализация полного сумматора в схемах MSI или LSI.

Комбинированный логический дизайн | Разработка комбинационной логической схемы

Цель разработки комбинационной логики:

• Чтобы получить желаемый результат от схемы.
• Экономичная схемотехника означает создание схемотехники с минимальными затратами.
• Необходимо максимально снизить сложность схемотехники.
• Цифровая схема с минимальным количеством вентилей должна быть спроектирована так, чтобы минимизировать общую задержку цепи.

Комбинационная схема может быть спроектирована с мультиплексором, порядок проектирования:

• Определите количество входных и выходных переменных требуемой схемы.
• Получить таблица истинности или логическая схема требуемой схемы.
• Из таблицы истинности или логики диаграмма определяет логическое выражение требуемой схемы и расширяет его до minterms, и каждый определяет уникальную строку данных мультиплексора.
• Для количества входных данных n переменные получают 2 n до 1 мультиплексора.
• С помощью линии выбора и входа вы можете получить выходной сигнал мультиплексора в соответствии с желаемой схемой.

Проектирование комбинационных схем с использованием логических вентилей

Проектирование комбинационной логической схемы может быть выполнено с помощью вентилей, тогда как вентили практически доступны как IC. Для разных ворот доступны другие ИС с другими номерами ИС.

Шаги или процедура для получения требуемой комбинационной логической схемы:

• Определите количество входных или выходных переменных, необходимых для операции с помощью данной таблицы истинности, логического оператора или выражения.
• Выведите выражение в виде суммы произведения (SOP) или произведения суммы (POS).
• Уменьшите выражение, используя метод логического сокращения или K-карту.
• Вы можете спроектировать схему с необходимым количеством вентилей в логической схеме с помощью сокращенного выражения.

Функции комбинационной логики

Функции комбинационной логики могут быть определены с помощью таблицы истинности, логической диаграммы или логического уравнения.

Таблица правды: Таблица истинности представляет собой табличный список всех возможных двоичных комбинаций входной переменной и соответствующей выходной комбинации логической схемы. Есть только две возможности ввода или вывода бита, то есть «0» и «1». Если количество входных данных равно ‘n’, будет 2 n комбинации. В этой таблице есть одна строка для представления входных комбинаций, а также разные строки для выходных комбинаций. Это можно получить из логической схемы или логического выражения схемы.

Логическая диаграмма: Логическая схема в основном состоит из основного логического элемента и некоторого символического представления схемы. Он показывает нам взаимосвязь логических вентилей, представляет некоторые сигнальные линии (например, включение, выбор линии, линии управления и т. Д.). Он используется для определения функциональности схем. Его можно получить с помощью логического выражения или таблицы истинности схемы.

Логическое выражение: Это уравнение, составленное из комбинации входной и выходной переменной; здесь выражение в основном используется для определения выходной переменной входной переменной. Это выражение может быть получено из таблицы истинности или логической схемы схемы.

Примеры из реальной жизни комбинационной логической схемы

В реальной жизни мы можем увидеть комбинационную схему в калькуляторе, ОЗУ (оперативная память), системе связи, арифметическом и логическом блоке в ЦП (центральном процессоре), передаче данных, Wi-Fi, сотовом телефоне, компьютере и т. Д. являются реальным примером использования комбинационной схемы.

Процедура анализа в комбинационной логике

Комбинационный анализ схем — это анализ заданной логической схемы или принципиальной схемы; отсюда мы можем собрать информацию о схеме. Ан анализ заключается в проверке поведения схемы с ее спецификациями; анализ цепи может использоваться для уменьшения количества вентилей, оптимизации, уменьшения задержки или преобразования схемы в другую требуемую форму.

Процедура анализа комбинационной логики:

• Определите выходную переменную схемы и попытайтесь получить таблицу истинности или логическую схему схемы с входными и выходными переменными.
• С помощью таблицы истинности или логической схемы схемы определите логическую функцию с помощью входных и выходных переменных.

Verilog для Loop Combinational Logic

Что такое комбинационная петля?

Комбинационный цикл — это цикл, в котором выход комбинационной логики (который может состоять из одного или нескольких элементов комбинационной логики) является обратной связью с той же логикой без какого-либо элемента памяти в цепи обратной связи.

Виды комбинационной петли:

• Не эквивалентно защелке
• Эквивалент защелке

Рис. Комбинационная защелка петлевого типа.

Verilog для комбинационной логики цикла:

Здесь реализован комбинационный цикл, эквивалентный защелке.

Комбинационные логические схемы CMOS | Комбинационные логические сети

Статическая КМОП широко используется в схемотехнике, поскольку имеет хорошие характеристики и низкое энергопотребление. CMOS-шлюз представляет собой комбинацию подтягивающей сети (PUN) и вытягивающей сети (PDN); входной сигнал распределяется как на повышающие, так и на понижающие цепи.

Функция подтягивающей сети состоит в том, чтобы соединить выход с источником напряжения, когда выход должен быть равен «1». В то время как нисходящая сеть обеспечивает соединение между землей и выходом, когда выход должен быть равен «0». Выпадающая сеть разработана с использованием NMOS, а PMOS используется в PUN. NMOS подключаются последовательно для формирования функции И, а при параллельном подключении — от функции ИЛИ. Где PMOS в параллельной форме выводится как функция И-НЕ, а последовательный образуют функцию ИЛИ-ИЛИ.

Рис. КМОП-схема полусумматора.

CMOS — это дополнительная сеть. Это означает, что для параллельного соединения в подтягивающей сети существует последовательное соединение в выпадающей сети. Дополнительные ворота обычно инвертируют. С одним этапом он может выполнять такие функции, как NAND, NOR и XNOR, а для неинвертирующих логических функций, таких как AND, OR и XOR, требовался дополнительный этап инвертора. Количество транзисторов для реализации n-входного логического элемента равно 2n.

Комбинационная логика MUX

MUX, т.е. мультиплексор представляет собой комбинационную логическую конструкцию, он имеет только один выход и может иметь несколько входов. У него есть строка выбора ‘n’ для2 n input, строка выбора используется для выбора, какая входная линия будет соединена с выходной линией.

Рис. Блок-схема мультиплексора 4: 1.

ИСТИНА ТАБЛИЦА МУЛЬТИПЛЕКСОРА 4: 1:

Простой кодовый замок с использованием логических вентилей

Простой комбинационный вид представляет собой схему, разработанную с логическим элементом XOR и NOR, где вентиль XOR является битовым компаратором, а вентиль NOR используется в качестве управляемого инвертора. Мы можем использовать XOR для проверки и сравнения ввода и кода клавиши бит за битом; если ввод полностью совпадает с кодом ключа, замок будет разблокирован. Когда входы, а не тот же XOR, предоставляют ‘1’ в качестве выхода, теперь выход будет проходить через вентиль NOR. Таким образом, мы можем спроектировать простой замок с воротами.

Применение комбинационных логических схем

Комбинационные логические схемы являются базовой схемой даже в цифровой электронике. последовательная схема спроектирован по комбинационной схеме с элементом памяти.

Эти схемы используются для проектирования ПЗУ компьютера или микропроцессора. ПЗУ (постоянное запоминающее устройство) спроектировано с кодировщиком, декодером, мультиплексором, схемой сумматора, схемой вычитания и т. Д., Которые являются комбинационными схемами.

В то время как ALU (арифметический и логический блок) в процессоре, который также является комбинационной схемой, в основном состоит из сумматора, вычитателя и т. Д. Для выполнения каждой арифметической операции.

Кодировщик и декодер используются для преобразования одной формы данных в другую (например, из двоичной в десятичную); они обычно используются для передачи данных с одного конца на другой. Эта схема обеспечивает синхронизацию при необходимости; с их помощью мы можем выполнить любую операцию с большей точностью.

Мультиплексор используется для передачи данных в одну строку. Эта схема используется в радиовещании, телеграфии и т. Д.

Недостатки комбинационных логических схем

Ограничение или недостаток полусумматора преодолевается полным сумматором, тогда как полный вычитатель преодолевает ограничение полувычитателя.

Недостатки мультиплексора: Ограничение использования порта, который можно использовать в определенной последовательности. Схема может вызвать задержку.

Недостаток демультиплексора: потеря полосы пропускания, задержка из-за синхронизации.

Недостатки энкодера: сложная схема может легко подвергаться магнитным помехам.

В целом комбинационная схема становится сложной по мере того, как она становится больше; в более крупных схемах может быть большая задержка распространения, в ней нет элемента памяти.

Комбинационные логические схемы MCQ | Задачи и решения комбинационных логических схем | Часто задаваемые вопросы

Что такое комбинационная логика Каковы ее характеристики ?

Что такое демультиплексор 1 * 4 в комбинационных логических схемах?

Демультиплексор от 1 до 4 имеет две линии выбора, четыре выхода и один вход. Входные данные подключены к выходной строке в соответствии с выбранной строкой.

Рис. Блок-схема демультиплексора 1: 4

Можете ли вы когда-нибудь получить метастабильность с чистой комбинационной логикой ?

Да, в чистой комбинационной логике какое-то время может существовать состояние метастабильности.

Метастабильность относится к состоянию, которое не может быть определено как «0» или «1». Обычно это происходит с цепью, когда напряжение застревает между «0» и «1», что может вызвать колебания, неопределенный выходной сигнал, нечеткий переход и т. Д. Когда такой сигнал проходит через комбинационную схему, он может нарушить основные ворота. спецификация и распространение по всей схеме.

Например, если взять данную схему, как мы видим здесь, есть вентиль И и вентиль НЕ, практически у цепи есть некоторая задержка распространения; поскольку вентиль И имеет некоторую задержку распространения, вентиль НЕ должен. Как мы знаем, выход должен быть определен всегда, но существует временной интервал T, в котором состояние выхода или переходное состояние не является определенным или нежелательным. Это состояние в этот временной интервал можно рассматривать как метастабильность чистой комбинационной логической схемы.

Рассмотрение дизайна различных схем комбинационной логики в VHDL.

Для проектирования схем необходимо знать основы VHDL, такие как представление булевой функции, представление фундаментальных ворот и т. д.